2010/10 에 해당하는 글6 개
2010/10/28   [Verilog] 새로 컴파일하지 않고 테스트 입력/조건을 바꾸는 방법 (2)
2010/10/25   Computer Architecture 공개 강의 추천 (2)
2010/10/22   OpenSparc Coding Style (8)
2010/10/19   아이폰 게임을 좋아하는 4살 재희 (2)
2010/10/11   아이폰 LCD와 갤럭시S AMOLED 현미경 비교
2010/10/06   Building OpenSPARC T1 (2)


[Verilog] 새로 컴파일하지 않고 테스트 입력/조건을 바꾸는 방법
Verification | 2010/10/28 13:06
Compiled-code방식 Verilog 시뮬레이터는 크게 세단계로 동작합니다.
  1. Compile: Verilog Code의 문법을 체크하고, 해석하고(parse/analyze)하고 Compile한다.
  2. Elaboration: 계층구조(design hierarchy)를 구축하고 신호들을 연결하고 초기값을 계산한다.
  3. Simulation: 회로의 동작을 시뮬레이션한다.
복잡하게 나누어 생각하고 싶지 않은 분들도 계실텐데, C프로그램을 해보신 분들이라면 쉽게 이해할 수 있습니다.
  1. Compiler: C컴파일러를 이용해서 C 코드를 Object코드로 만드는 것과 유사합니다.
  2. Elaboration: Object코드를 Linker로 연결해서 실행화일(Executable)을 만드는 것과 유사합니다. C Code건, 어셈블리코드건 언어에 관계없이 Object코드는 동일한 것과 같이 Elaboration은 VHDL와 Verilog를 구분하지 않습니다.
  3. Simulation: 실행화일(Executable)을 실행하는 것과 같습니다.
여기서 주목할 부분은 프로그램을 실행할때 매번 새로 컴파일하지 않고 실행화일만 실행하듯이, 시뮬레이션도 컴파일 과정을 생략할 수가 있다는 것입니다.

컴파일에 소요되는 시간이 전체 시뮬레이션에서 차지하는 시간이 크지 않은 경우도 많지만, 설계가 복잡하고 매우 다양한 경우에 대해서 시뮬레이션(regression)을 할 경우, 이 시간을 줄이는 것이 적지않은 효과가 있습니다.

물론 Verilog 소스코드가 변경된 경우라면 새로 컴파일을 해야합니다만, 사진이 바뀌고 모니터 해상도가 바뀌었다고 포토샵을 새로 컴파일하지 않듯이, 시뮬레이션 입력, 조건만 바뀌었을 경우엔 새로 컴파일 할 필요가 없습니다.

Cadence NC-Verilog를 기준으로 설명해보겠습니다.
NC-Verilog는 두가지 방법으로 실행이 가능한 데 single-step으로 실행하는 command인 ncverilog과 3-step으로 실행하는 command인 ncvlog, ncelab, ncsim이 있습니다.

3-step으로 실행하는 경우엔 마지막 단계인 ncsim만 반복적으로 실행하면 됩니다.
$ ncvlog subblock1.v subblock2.v topmodule.v
$ ncelab topmodule
$ ncsim topmodule
$ ncsim topmodule (재실행)

ncverilog를 사용하는 경우엔 ncverilog -R 옵션을 이용하면 마지막 simulation단계만 실행하게 됩니다.
3-step으로 실행하는 경우엔 마지막 단계인 ncsim만 반복적으로 실행하면 됩니다.
$ ncverilog subblock1.v subblock2.v topmodule.v
$ ncverilog -R (재실행)

이렇게 컴파일을 하지 않고 시뮬레이션만 다시 실행하면서 입력을 바꾸는 방법은 다음과 같습니다.
1. 외부파일을 사용하는 방법
Image processing을 하는 회로라고 가정하면 입력은 주로 사진 데이터입니다. 시뮬레이션 중에 사진 파일을 읽어서 사용하도록 만들면, 사진 파일만 바꿔주면 컴파일과정없이 시뮬레이션을 할 수 있습니다. 대신 외부파일을 읽어들이는 부분(parser)를 Verilog나 C언어로 구현해야합니다.

Verilog로 구현하는 경우엔 C언어와 유사한 $fopen, $fscanf을 이용하면 됩니다. 단, 텍스트파일만 읽을 수 있으므로 PPM과 같은 ASCII 데이터의 파일 format을 사용해야합니다.

C언어를 이용하는 경우 원하는대로 프로그램을 작성하여 decoding이 필요없는 BMP를 비롯, 다양한 입력을 읽어들일 수 있습니다. Verilog의 PLI(Programing Language Interface)나 SystemVerilog의 DPI(Direct Programming Interface)를 이용하면 됩니다.

2. $test$plusargs, $value$plusargs 를 이용하는 방법

$test$plusargs()는 Verilog-1995에도 존재했던 기능이고, $value$plusargs()는 Verilog-2001에서 확장된 기능입니다.

간단한 예로 시뮬레이션 결과를 waveform으로 저장하면 시뮬레이션 속도가 상당히 느려지고, 저장공간을 많이 차지할 수 있습니다. 따라서 필요한 경우에만 signal dump를 받게 되는데 이를 위해 대개 사용하는 방법은 다음과 같습니다.,

1. Verilog코드를 수정해서 $dumpvars와 같은 구문을 주석으로 처리한 뒤 새로 컴파일합니다.
initial
begin
      // $dumpvars;
end

2. `ifdef / `ifndef 를 이용하는 방법. command line에서 설정이 가능하므로 보다 깔끔한 방법이지만, 이 방법 역시 새로 컴파일을 해야합니다.
initial
begin
     `ifndef nodump
            $dumpvars;
     `endif
end

$ncverilog +define+nodump .....

이런 경우 $test$plusargs를 이용하면 됩니다. +define을 사용하는 것과 유사하지만 새로이 컴파일을 할 필요가 없습니다. (-R 옵션에 주목)

initial
begin
      if(!$test$plusargs("nodump"))
             $dumpvars;
end

$ ncverilog -R  (dump파일 생성)
$ ncverilog -R +nodump (dump파일 생성 안함)

참고로, 간단히 설명하기 위해 dumpvars를 사용했는데, vcd형식보다 shm이나 fsdb형식을 사용하면 속도,용량에 개선 효과가 있습니다.

$value$plusargs 를 이용하면 command line에서 10진수, 16진수, 2진수, 실수 등 보다 상세한 입력이 가능합니다.

$value$plusargs (string, variable)
%b - binary conversion
%d - decimal conversion
%e - real exponential conversion
%f - real decimal conversion
%g - real decimal or exponential conversion
%h - hexadecimal conversion
%o - octal conversion
%s - string (no conversion)
%x - (undergound equivalent for %h)

예제로 클럭 주파수를 바꾸는 경우를 살펴봅시다.
filename: test.v

module test;
reg     clock = 0;
real    clock_h_period;
always #clock_h_period
       clock = !clock;
initial begin
       if(!$value$plusargs("clock_h=%F", clock_h_period)) begin
               clock_h_period = 10;
       end
       $monitor("%t %b", $time, clock);
       #100 $finish;
end
endmodule

$ ncverilog test.v +nocopyright
Loading snapshot worklib.test:v .................... Done
ncsim> source .../tools/inca/files/ncsimrc
ncsim> run
                  0 1
                 10 0
                 20 1
                 30 0
                 40 1
                 50 0
                 60 1
                 70 0
                 80 1
                 90 0
Simulation complete via $finish(1) at time 100 NS + 0
./test.v:15     #100 $finish;
ncsim> exit
$ ncverilog -R +clock_h=20 +nocopyright
Loading snapshot worklib.test:v .................... Done
ncsim> source .../tools/inca/files/ncsimrc
ncsim> run
                  0 1
                 20 0
                 40 1
                 60 0
                 80 1
Simulation complete via $finish(1) at time 100 NS + 0
./test.v:15     #100 $finish;
ncsim> exit

반복 회수를 입력하거나, Random 값 생성에 사용할 seed입력(@KyonghoKim의 코멘트)하거나 다양한 환경적인 변수에 대한 반복적인 시뮬레이션(regression)을 수행할 때 유용할 것입니다.

2010/10/28 13:06 Donny 

, , ,
김지훈 2010/10/28 23:40
오.. 이런 기능이 있었군요! 저도 언제한번 날잡고 다시 처음부터 살펴봐야겠어요.
donny 2010/10/29 00:59 
설계를 주로 하는 사람들은 주로 합성가능한 문법만 관심을 갖다보니, Verilog-1995 기능 중에도 안쓰는게 많은 듯.

툴 기능도 쓰던 형태로만 계속 우려먹고, 프로젝트 일정에 쫓겨서 매뉴얼도 잘 안보고 ^^;;;
Name
Password
Homepage
  Secret
Description
 

Computer Architecture 공개 강의 추천
Lecture | 2010/10/25 16:26
1년 전 David Harris교수의 강의자료를 추천드린 적이 있었는데, 오늘 우연히 또 발견한 강의가  상당히 좋아서 추천드립니다.

인도 IIT의 S. Raman교수의 컴퓨터 구조론 동영상 강의입니다. (따라서 인도식 영어 엑센트는 감안하시고 보셔야합니다)
http://nptel.iitm.ac.in/video.php?courseId=1050

Flip-flop보다 마이크로아키텍쳐를 먼저 가르치는 상식 파괴의 접근법이 놀랍습니다. 그리고, Textbook없이 모든 그림을 직접 그리면서 설명하는 것도 멋지군요. 슥슥 컴퓨터 구조를 그리면서 별것 아니라는 듯 가르치는게 KAIST 조규형 교수님을 떠올립니다.

Raman교수의 Datapath 구조 강의 중

제가 작년에 사용했던 강의 자료 중


Youtube 검색 중 저 Datapath그림이 썸네일에 눈에 띄어서 살펴본 것인데요. 작년에 제가 충남대에서 강의할때 이해를 돕기위해 고민해서 만든 자료와 상당히 유사합니다. 같은 접근방식을 사용한다는게 반가웠고, 한학기 컴퓨터 구조 강의가 모두 제가 추구하는 방식으로 설명되어있을 것을 생각하니 벌써 행복해지네요. 아직 몇시간 분량 밖에 못보았는데 틈틈이 다 봐야겠습니다.

NPTel이 무엇인가 찾아보니 인도 정부에서 지원하는 "국가 기술향상 교육 프로그램"이라고 합니다.
다른 과목에 대한 강의도 공개되어있습니다. (모두 동영상 강의가 있는 것은 아니더군요)
http://nptel.iitm.ac.in/courses.php?branch=Comp

내친김에 공개 강의 정보를 검색해보았더니 잘 정리해 둔 글이 있네요.
http://blog.naver.com/csps2010/130093140514

국내에도 KOCW라는 싸이트에 공개 강의가 많이 있습니다. 최근 TED/TEDx로 인해 공개 강의에 관심이 많아지는 것 같습니다.

이제 의지만 있다면 인터넷에 공개된 강의자료 만으로도 상당한 수준의 지식을 얻을 수 있을 것 같습니다. 저도 유용한 자료들을 찾아 틈틈히 공부를 하고 또 공유해야겠다는 다짐을 해봅니다.

2010/10/25 16:26 Donny 

, , , ,
김태민 2010/10/26 12:20
영돈이 형 오랜만이어요. 역시 형답게 (니가 얼마나 나를 알아라고 한다면...음...초큼 압니다.ㅋㅋ) 열심히 사시는군요. =) 근데 형 어느회사로 가요? 가까이 있으면 보고 좋을터인데요.
donny 2010/10/26 15:23 
와~ 태민! 오랜만이네~

나야 뭐그냥 한국에서 조용히 아이키우면서 살고 있지...
태민이야 말로 미국가서 정말 열심히 살았나봐. 박사학위도 따고 인텔에 다니니... 정말 멋지고 부럽삼~

나도 자주 보고 싶으니 오레곤으로 리퍼럴 좀... ㅋㅋ
Name
Password
Homepage
  Secret
Description
 

OpenSparc Coding Style
Microprocessor | 2010/10/22 17:20

OpenSparc을 좀 들여다 보기로 하고선 진도가 잘 안나가네요.

제가 OpenSparc에서 관심 가졌던 부분은 몇가지가 있습니다. 그중 한가지가 코딩 스타일입니다.
참고로, 소스코드를 다운로드하지 않아도 Web으로도 간단히 T1T2의 코드를 직접 확인하실 수 있습니다.

먼저 Naming Convention입니다.
방대한 분량 (T1의 경우 33만6천라인)의 설계를 하기 위해선 분명 적지않은 개발자가 참여했으므로 체계적이고 명확하고 효율적인 Naming Convention이 존재하리라 기대했으나 기대했던 수준은 아닌 것 같습니다.

인상적인 부분 몇가지는 signal name과 module name이 상당히 깁니다. 특히 module name이 긴데 'sparc_exu_aluadder64' 정도의 길이는 보통입니다. 명확한 대신 한눈에 안들어온다는 단점, module name을 입력할 때 수동으로 입력하면 틀리기 십상이라 반드시 자동완성 기능을 사용해야 되겠더군요.

특징적인 부분은 always문이 매우 적은 빈도로 사용되어있습니다.
flip-flop이 필요한 곳은 아래와 같이 D flip-flop을 가져다가 사용하고 있기 때문이긴 하지만 상당히 의외네요. 그렇다면 FSM(Finite State Machin)을 어떻게 구현했나 찾아보니, 일반적인 FSM 형태로 구현된 부분은 Thread State Machine과 Miss Instruction List State Machine 두개 밖에 없군요.

wire [1:0] thrid_m, thrid_g ;
dff #(2)  stgm_thrid (
       .din    (
ifu_tlu_thrid_e[1:0]),
       .q      (thrid_m[1:0]),
       .clk    (
clk),
       .se     (1'b0),       .si (),         
.so ()
       );

dff  #(2) stgg_thrid (
       .din    (
thrid_m[1:0]),
       .q      (thrid_g[1:0]),
       .clk    (
clk),
       .se     (1'b0),       .si (),         
.so ()
       );

dff  stgw_ivld (
       .din    (
flush_w_inst_vld_m),
       .q      (lsu_inst_vld_tmp),
       .clk    (
clk),
       .se     (1'b0),       .si (),         
.so ()
       );
이렇게 버스 단위로 D flip-flop을 instanciation하거나

dff  #(4) ivld_stgw2 (
       .din    ({
ld0_inst_vld_g,ld1_inst_vld_g,ld2_inst_vld_g,ld3_inst_vld_g}),
       .q    ({ld0_inst_vld_w2,ld1_inst_vld_w2,ld2_inst_vld_w2,ld3_inst_vld_w2}),
       .clk  (
clk),
       .se     (1'b0),       .si (),         
.so ()
  );

dff  #(4) th_stgm (
       .din    ({
thread0_e,thread1_e,thread2_e,thread3_e}),
       .q      ({thread0_m,thread1_m,thread2_m,thread3_m}),
       .clk  (
clk),
       .se     (1'b0),       .si (),         
.so ()
  );

dff  #(4) th_stgg (
       .din    ({
thread0_m,thread1_m,thread2_m,thread3_m}),
       .q      ({thread0_g,thread1_g,thread2_g,thread3_g}),
       .clk  (
clk),
       .se     (1'b0),       .si (),         
.so ()
  );

dff  #(4) th_stgw2 (
       .din    ({
thread0_g,thread1_g,thread2_g,thread3_g}),
       .q      ({thread0_w2,thread1_w2,thread2_w2,thread3_w2}),
       .clk  (
clk),
       .se     (1'b0),       .si (),         
.so ()
  );
이렇게 concatenation해서 flip-flop을 연결합니다.

이런 coding style은 datapath의 pipeline register를 기술할때 특히 효과적이겠네요.

OpenSparc T2는 어떤가 하고 조금 살펴보니, T1보다 훨씬 module name이 길고 직접 dff을 가져다 쓰는게 아니라 module을 한겹 덧씌워서 unique하게 만들어 사용하는군요.

module spc_lb_ctlmsff_ctl_macro__width_15Index (
 
din,
 
l1clk,
 
scan_in,
 
siclk,
 
soclk,
 
dout,
 
scan_out);
wire [14:0] fdin;
wire [13:0] so;

  input [14:0] din;
  input l1clk;
  input scan_in;

  input siclk;
  input soclk;

  output [14:0] dout;
  output scan_out;

assign
fdin[14:0] = din[14:0];

dff #(15)  d0_0 (
.l1clk(
l1clk),
.siclk(
siclk),
.soclk(
soclk),
.d(
fdin[14:0]),
.si({
scan_in,so[13:0]}),
.so({
so[13:0],scan_out}),
.q(
dout[14:0])
);

endmodule

또 한가지, T2는 제가 알고 있던 상식을 깨고 있었는데, 위의 macro module을 잘 보면 scan input, scan output까지 연결하고 있습니다.

네 그렇습니다. 이런 식의 register macro들을 모두 연결하여 RTL상에서 scan chain을 구성하고 있었습니다. T1만 하더라도 scan chain은 합성단계에서 auto insertion하고 있었던 것으로 보이는데, 다음 세대인 T2는 RTL에서 scan chain을 모두 stich해두었는데... 이것 참 어떻게 받아들여야할지?(T1, T2가 모두 그렇다면 Sun의 전통(?)이겠거니 할텐데 그것도 아니고 말입니다.)

혹시 수십,수백만 게이트 짜리 디자인의 scan-chain을 manual stitch한다는 얘기 들어보신분?


2010/10/22 17:20 Donny 

Allen 2010/10/25 00:36
F/F을 저렇게 직접 instanciation하는게 pipeline구현에 더 효율적인가요? 전 쏙 와닿지 않네요. 게다가 scan chain을 manually 연결한다는 발상은 첨 들어보네요. Physical placement정보를 사전에 안다곤 해도 좀 무모해보임.
donny 2010/10/25 11:02 
과연 어떤 생각으로 scan-chain을 manual stitch한 것일까요?Tool이 지원을 안해주는 시절에 만든 것도 아니고 그것 참... ^^; 어쩌면 깊은 뜻이 담겨있을지도 모르죠. 그래도 Sun인데...

F/F instanciation이 pipeline구현 자체에 효율적인가? 기술방법을 바꾼다고 회로가 바뀌는 것은 아니니 구현상의 효율이 높아지진 않을 것 같고요.

기술(description)관점에서 볼 때, bus형태의 신호들이 많은 datapath에 pipeline register를 넣을때 효과적(간결함,가독성 측면) 일 수 있다는 얘기였습니다~
babyworm 2010/10/26 00:25
전부는 아니더라도 일부의 경우 manual stitching하는 경우가 있어요. 디버거에서 scan chain을 활용할때 stitching order가 중요해서 그렇지요.
사실 많은 레지스터에 걸기는 하는데, 전부에 대해서 하는 경우는 거의 없는데 ^^;
donny 2010/10/26 09:34 
아.. 그렇네요.
순서가 중요할 때가 있었던 거 같은데 했는데 역시 babyworm님이 답을 주시네요.
In-Circuit Emulator 구현할때 Instruction Register나 Register File을 순서대로 직접 chain을 엮었던 기억이 납니다.

T2는 모든 레지스터를 다 연결한 것 같은데 아직 그 심오한(?) 의미를 모르겠네요. ^^
babyworm 2010/10/26 00:27
아.. 그리고, 말씀하신 것과 같이 F/F를 직접 instance한다고 좋아지는 건 없고요.. :)
명확하게 어느 지점에서 FF가 들어갔는지 알려주는 효과는 있겠죠. 가끔 FF를 제외한 combinational logic의 일부를 custom cell로 그리는 경우도 있고 하니까.. 음.. 도움이 될수는 있겠네요..
always잘 안쓰고 assign 많이 쓰는 건 대부분 좀 오래된 회사의 coding style인거 같아요. ^^;
donny 2010/10/26 09:48 
아... always를 잘 안쓰는게 오래된 회사의 스타일인가 보군요? ^^

단순한 레지스터를 기술할 땐 저런 형태도 괜찮을 것 같은데...(구조도 잘 보이고, 단 한줄로 표현 되고...), 구식(?)이라고 하시니 급 촌스러보이는군요 ㅋ
babyworm 2010/10/27 02:15 
사실은 저도 assign을 많이 사용하는 스타일이라 :)
좀 더 솔직히 이야기하면 local wire인 경우에는 그냥

wire [31:0] aaa = bb ? cc : dd;

같은 식으로도 많이 쓰죠.. 한번 이상 쓰이는 신호는 이렇게 안쓰지만.. :)
donny 2010/10/27 11:39 
생각해보니 저도 꼭 필요한 부분이 아니면 assign을 쓰자는 주의입니다.

8~9년전까진 mux도 모두 assign을 쓰자였는데, full-case가 아닌 경우의 optimization을 위해서 case문을 사용하고 있습니다.

그외엔 state machine(or next state logic), pipeline register, output register에만 always문을 쓰고 counter를 제외한 combinational logic은 모두 assign을 사용하는 것 같습니다. ^^

말씀하신 local wire의 기술(정의와 함께 assign하는...)은 Verilog-2000 부터 지원되던 것이 같네요. 편해진 기능은 사용해야지요. 그런데 저는 아직도 버릇이 되서 wire선언과 assign을 구분하게 되더군요. ^^;

Name
Password
Homepage
  Secret
Description
 

아이폰 게임을 좋아하는 4살 재희
Family | 2010/10/19 10:51
오랜만에 올리는 재희 동영상입니다.

재희는 아이폰으로 게임하는 것을 무척 좋아합니다.
며칠전 앱스토어 전체 1위인 Cut the Rope를 @velvio님의 도움으로 설치했습니다.

2010년 10월 앱스토어 순위


재희한텐 알려주지도 않았는데 다음날 아침에 보니 당연한 듯 컷더로프를 하고 있더군요.
게임을 잘 만들어서 그런지 방법을 알려주지 않아도 대충 하더군요.
며칠 지나서 보니 이제 제법 어려운 단계도 잘 합니다. 고사리 손으로 꼼지락거리면서 하는게 귀엽네요.



재희는 아이폰 게임은 거의 다 좋아합니다. (사실 아이폰의 모든 기능을 게임화 해서 가지고 놉니다만...)
그중에서도 재희가 좋아하는 게임은 Finger Physics, Stackus, Block Exit와 같은 머리쓰는 게임과, Space Ball(아이폰 기울여 공움직이기), Paper Toss(쓰레기 넣기), 핀볼 같은 단순한 것들입니다.

재희 전용 게임들


그중에서도 블록엑시트는 상당히 잘하는 편이었는데 Easy, Medium, Hard, Extreme 중에 Hard까지 모두 깨고, Extreme단계는 몇단계하다가 너무 어려웠는지 포기했습니다.

사실 저는 Hard단계도 어렵더군요. 재희가 혼자서 Hard단계 몇판을 깨고 잘안되면 들고와서 "어떻게 해?"하고 물어봅니다. 이리저리하다가 해결해주면 또 들고가서 한참하고.. 그러더니 어느새 최고난이도인 Extreme단계를 하고 있더군요.

너무 어려워서 그냥 쉬운거 하라고 하면 한번 깼던 판은 다시 안하고 화면에 "Your Record: None"으로 나온 것만 골라서 "유어 레코드 논이야~"하면서 그것들만하려고 하더군요. ^^;;;

아래는 재희가 Easy단계 할때 동영상입니다.


Medium단계입니다. 직접 배경음악으로 "뽀삐뽀삐"를 깔아주는 센스 ^^;
제일 잘 할때였던 Hard단계는 동영상을 안찍어놨네요.


2010/10/19 10:51 Donny 

ㄱㄱㅎ 2010/10/19 15:47
재희 아빠 닮아서 게임도 잘하네요~~
뽀삐뽀삐 배경음악 까는것도 대박...ㅎㅎㅎ
Aunt 2010/10/20 17:15
재인이에 치여 간만에 올라오는 재희 동영상 방가방가~
그새 또 컸구나...
잘하는거야 써프라이즈 하지만 눈 나빠질까 쫌 걱정은되는구나.. 담주 주말엔 보겠네.. 어여 보고싶당
Name
Password
Homepage
  Secret
Description
 

아이폰 LCD와 갤럭시S AMOLED 현미경 비교
Technology | 2010/10/11 19:15

LCD와 AMOLED Display를 비교하는 글들이 국내 및 국외 싸이트에 많이 있습니다.
특히 iPhone 4의 Retina Display와 Galaxy S의 Super AMOLED의 화질을 비교하는 글들이 많이 있습니다.
스마트폰별 디스플레이 특성 비교해 놓은 자료 중 http://www.displaymate.com/Smartphone_ShootOut_1.htm 가 매우 상세하고 객관적이니 참고하시기 바랍니다.

화질에 대한 평가는 개개인의 선호도에 따라 다른 부분이고, 저는 디스플레이 업계에 몸담고 있는 입장에서 각 패널들의 실제 Pixel구조가 궁금해서 비교해 보았습니다.


iPhone 3Gs는 @KyonghoKim 님, iPhone4는 @OyPark 님, Galaxy S는 @LimGyuHo 님께서 빌려주셨습니다. 촬영하려고 보니 Galaxy S는 AMOLED를 사용한 폰들이 그렇듯 UI화면이 모두 Black이라 살짝 고민하다가 Google 웹싸이트에 접속했습니다.

본래 계획은 15배율의 LUPE에 대고 아이폰으로 찍으려고 했는데, 15배로 픽셀구조가 보이는 3Gs와 Galaxy S에 비해 iPhone 4는 전혀 픽셀구조가 보이지않아서, Probe Station에 있는 현미경을 사용하였습니다.

아래는 각 패널을 모두 같은 배율로 촬영하고 한눈에 비교가되도록 배치한 것입니다. 척보기에도 차이가 많이 납니다.

각각 좀더 자세히 살펴보겠습니다.
먼저 iPhone 3Gs는 가장 보편적인(보통의 LCD 모니터와도 동일한) RGB Stripe구조입니다.
그중에서도 IPS LCD(In Plane Switching Liquid Crystal Displays) 방식을 사용하고 있습니다.
백색LED 백라이트가 있고 Color Filter로 붉은색, 녹색, 푸른색 성분을 선택적으로 투과시키는 방식입니다.


다음으로 Galaxy S는 이제는 많은 분들이 알고 계신대로 PenTile구조라 한개의 pixel이 RGB sub-pixel로 구성된 것이 아니라 red+green과 blue+green이 교대로 픽셀을 구성하는 방식입니다.
AMOLED(Active Matrix Organic Light Emitting Diodes)는 유기물질이 자체발광하는 방식입니다.
픽셀구조를 보면 녹색 sub-pixel의 면적이 제일작고, 붉은 색은 중간, 푸른색이 가장 면적이 큰 것을 알 수 있습니다.

붉은색과 푸른색은 두 pixel마다 하나씩 있지만, 녹색은 모든 pixel에 존재하므로 모든 sub-pixel이 빛을 발할 때 흰색이 되기 위해선 각각의 녹색 sub-pixel은 50%의 밝기를 가져야합니다. 따라서 녹색의 면적이 제일 작아야할 것이고, 자체발광하는 유기물질의 휘도 특성에 차이가 있어서 면적이 다른 것 같습니다. 즉, 푸른색을 내는 유기물질의 휘도(밝기)가 제일 낮다는 말이지요. 사실 제가 패널 엔지니어가 아니라 정확히는 모릅니다. 그리고, 유기물질이 동일한 휘도를 낸다고 하더라도 사람의 눈이 받아들이는 빛의 양은 색상마다 차이가 있는 것도 고려했을 것입니다.

3Gs의 LCD Panel에 비해 빛을 내는 부분이 상대적으로 적습니다. 즉 개구율(Aperture Ratio)가 상대적으로 작은데 이것은 AMOLED에 상대적으로 회로가 많이 필요하거나 아니면 필요이상의 전류소비를 막기 위한 것 같습니다. 지금도 AMOLED가 밝다고 하지만, 배터리문제만 극복한다면 더 밝게 만드는 것도 가능해보입니다.

참고로, AMOLED보다 LCD방식이 어둡다고 말하는 이유는 위에서 잠시 설명한 color filter, 편광판 등을 통과하면서 본래의 흰색 광원보다는 어두워질 수 밖에 없고, AMOLED는 자체적으로 색상을 발광이기 때문에 밝기가 감소되지 않고 그대로 보이기 때문입니다. 하지만, AMOLED는 밝은 화면에서 소비전류가 커지므로 밝기를 제한하기 때문에 AMOLED가 LCD보다 더 밝다고 말하긴 어렵습니다.


다음으로 iPhone 4의 Pixel구조는 이런저런 추측이 있었는데 3Gs와 마찬가지로 IPS 패널이고 Pixel구조자체도 큰 차이가 없어보이나 Pixel크기가 3Gs의 1/4밖에 되지않습니다.

한가지 특이한 점을 발견했는데, 군데군데 푸른색 sub-pixel 한쪽에 까만 점이 보입니다. 어떤 회로를 추가했다는 의미인데 그게 무엇인지는 모르겠습니다. 같이 사진을 살펴보던 @starrida 님은 포토센서(밝기 센서)가 들어갔을 거 같다고 하셨습니다.

마지막으로 패널별로 픽셀크기를 비교해 보겠습니다.
픽셀크기는 해상도와 화면크기만으로 계산이 가능하고 또 자료를 찾아보면 iPhone 3gs: 163ppi, Galaxy S: 233ppi, iPhone 4: 326ppi (ppi: Pixel Per Inch)인 것을 알 수 있지만 직관적으로 비교할 수 있는 그림을 그려보았습니다.
당연한 얘기지만 픽셀크기가 작을 수록 화면이 더 조밀하고 또렷하게 보입니다.

iPhone 3gs, iPhone3, Galaxy S의 화면 구조에 대하여 비교해보았습니다.
서두에 말한 것 처럼 어느 제품의 화질이 더 나은지는 언급하지 않겠습니다. 각각 장점도 있고 단점도 있으니까요. 색재현률, 시야각, 소비전력, 명도 대비 등의 비교는 이 곳 자료를 참고하세요.

여담이지만 2010년에 휴대폰에 960x640 해상도가 사용될 것이란 것은 디스플레이용 반도체를 만드는 저도 정말 상상하지 못했던 일이었습니다. 작년에 거의 같은 해상도의 제품을 만들긴 했지만...
"설마 이렇게 고해상도가 필요하겠어? 패널수율도 안나오는데... 만들어도 얼마나 팔릴까?" 라고 생각하고 있었습니다. 이거 머잖아 정말 핸드폰에 HD화면이 들어갈 상황입니다.

이러한 경쟁으로 인해 눈부시게 빠른 기술발전이 되면 소비자들은 행복합니다. 대개 성능차이에 비해 가격차이는 적은 편이거든요. 날로 높아지는 눈높이 맞추느라 고생하시는 개발자 분들 힘내시란 말로 마무리하겠습니다.

@0donny
2010/10/11 19:15 Donny 

, , , ,
Name
Password
Homepage
  Secret
Description
 

Building OpenSPARC T1
Microprocessor | 2010/10/06 15:39

둘째아이도 퇴원하고나니 이제 마음에 여유가 좀 생겼습니다.

지금 다니고 있는 회사는 곧 퇴사할 예정이고 10월부터 새로운 곳으로 이동할 계획이었는데, 일정에 변화가 생겨서 시간이 생겼네요.

몇년만에 찾아온 휴식시간인 셈인데... 무엇을 할까 생각하다가 그동안 미루던 '취미활동(?)'을 하기로 했습니다.

오래전에 babyworm님 블로그에서 OpenSPARC을 알게되어, 당시 download만 받아놓고 살펴보지 못하고 있었는데 이번 기회에 한번 들여다 보려고 합니다. 회사에서 웹서핑하고 노는 것도 금방 질리고 하고 놀만한 일도 마땅이 없는 지금 상황에서 아주 적당한 놀거리입니다. 공부도 되고요.


박사학위과정에선 마이크로프로세서 설계를 공부했으나 실제 졸업 후에는 마이크로프로세서 관련된 업무와는 다소 거리가 있는 일을 하고 있었습니다. 마이크로프로세서 설계는 원래 좋아하던 일이니 취미활동이라고 봐야지요..

작심삼일이 될 가능성이 농후하지만 시작이 반이라고 일단 시작은 했습니다.

www.opensparc.net 에서 최근 release의 OpenSPARC T1을 받아서, 제가 사용하는 계정에 옮겼습니다. 제 환경이 Solaris 9이라 Sun Studio 11 도 새로 설치했습니다.

NC-Verilog환경으로 Setup하려고 했는데 Compile중에 Error가 발생하여, VCS환경으로 설정했습니다.

압축파일에 담겨있는 OpenSPARCT1_DVGuide.pdf를 보고 그대로 따라하니 큰 문제 없이 진도가 나가네요.

$ sims -sim_type=vcs -group=core1_mini -novera_build -novera_run

첫번째 단계로 single core에 minimum regression으로 돌렸는데 꽤 오래걸리네요.

일단 시동은 걸었으니 조금씩 뜯어보고 눈에 띄는 내용은 블로그에 메모할 예정입니다.


2010/10/06 15:39 Donny 

김지훈 2010/10/14 12:00
저도 이제서야 환경을 나름(?) 다 꾸며서 슬슬 시동을 걸고 있는데.. 요즘 프로세서에 대해서 참 많은 생각을 하게 되는 것 같아요. 대한민국의 현 상황에서 기업은, 그리고 또 학교는 각각 어떻게 해야 할지.. 저도 한번 찬찬히 뜯어 보면서 생각을 정리해봐야겠다는..!ㅎㅎ
donny 2010/10/14 23:34 
오~ 드디어 본 궤도에 오르는 것인가? ^^
Name
Password
Homepage
  Secret
Description
 

BLOG main image
Chip Designer, Donny (drdonny@gmail.com)
전체 (133)
Portfolio(Eng.) (20)
Design (8)
Microprocessor (11)
Verification (5)
Technology (7)
Lecture (13)
Silicon Valley (2)
Travel (6)
Family (37)
KoreaInlineCup (1)
Donny Thinks (23)
Wishlist (0)
Microprocessor 재희 MIPI 마이크로프로세서 집적회로설계 DSI DDI 두개골 유합증 Verilog ARM MDDI Synthesis Qualcomm 인테리어 Display Driver IC HSSI 애플 재인 simplecore Synopsys
2011/10
2011/03
2011/01
2010/12
2010/11
이미 늦었을..
    01/20 - 지금쯤이면...
좋은 자료 ..
    01/10 - estwingz
좋은자료 감..
    2011 - 최수연
iverilog lf..
    2011 - 아놔
좋은 자료 ..
    2011 - 김두상
반도체, 칩..
    2009 - :::: for Ne..
Synopsys 버..
    2008 - Processor A..
Coding styl..
    2008 - Processor A..
Dreamer GUN..
Natural Bor..
Processor A..
지극히 개인..
64
64
125822

태터툴즈 배너